高效的設計與測試策略需要整個芯片設計和生產生態系統全面努力。

　　設計和測試部門是否正趨向于融合？在閱讀最近一些新聞報道時，您可能會產生這一想法。我曾在一篇早期的評論中提到過設計與測試的關系的問題（參考文獻1）。該評論是對此前執行編輯Ron Wilson 發表的一篇文章所做的回應（參考文獻2）。我堅持自己在3月20日發表的文章中得出的結論，即“認為嵌入式儀器會將外置儀器淘汰的想法是錯誤的”。但是近期的新聞和事件均表明：嵌入式儀器將繼續侵入市場。

　　首先，Asset InterTech公司上月宣布正在對其公司、產品和技術進行定位，以便為設計驗證、測試和調試應用中的嵌入式儀器提供開放的工具。這是因為，據Asset公司總裁兼首席執行官Glenn Woppman表示，既存驗證與測試技術對于高速芯片和輸入輸出總線來說是不夠的。他說，如果無法應用傳統工藝，45nm或更小的芯片幾何體以及芯片級封裝工藝，例如SIP（系統級封裝），會使驗證、測試和調試非常困難。

　　嵌入式儀器自然需要設計元素。如果芯片設計者不做嵌入設計，則采用BIST（內置自測試）或DFT （可測性設計）結構模式的儀器將無法嵌入。Sun Microsystems公司的主管工程師Prasad Mantri關注DFT，他于6月5日在第三屆STC（半導體測試協會）全球年會（于6月4日至6日在圣地亞哥舉辦）的發言中對該主題做了評論。他在名為《可測性設計：芯片低投入高質量》的報告中提到，值得量產的ATE（自動測試設備）的高成本是個問題，若將測試功能從ATE轉移到設計階段則可緩和這一問題——“好像設計本身還不是很難”。

　　Mantri指出，由于芯片復雜度日益加劇，DFT變得十分必要：輸入輸出數目隨著外形尺寸縮小呈線性增長，而門數或雙穩態多諧振蕩器數目則隨外形尺寸縮小呈2次方增長。他還補充說，DFT過程已經變得與電子設計自動化流程的任何其他部分一樣復雜了。在設計者通過門級仿真完成設計并將后續工作轉交給DFT工程師后，已經不能利用單點工具來實現DFT插入了。他提到，事實上由于DFT是設計規范的一部分，所以設計者不只是單純地接受它；他們同時要求DFT可以為調試、診斷以及現場故障分析提供幫助。

　　Cadence Design Systems公司Encounter Test事業部副總裁Sanjiv Taneja也在STC大會上強調了設計與測試間的關系，他演講的題目為《EDA與ATE的合作：現在比以往任何時候都更為重要》。他說，測試和EDA供應商需要超越他們在20世紀90年代提出的互操作性問題的范疇來看待這一關系，以提供相互間最為優化的、端對端的技術。他提到，高效的設計與測試策略要求芯片設計和生產的整個生態系統中做出全面努力，包括ATE、EDA和半導體公司，代工廠，組裝和測試機構，IP（知識產權）提供商，甚至還包括高校。

　　我想，Taneja和Mantri都會同意我外置測試設備仍將存在的觀點。事實上，Mantri說他發現，注重DFT的測試設備和協議感知功能測試設備的作用日趨重要。他指出，一些DFT擁護者從多年前就嘗試將測試設備廠商從業務中排除出去。但是他還對參加STC會議的測試設備廠商代表說道：“你們仍然坐在這里。”

　　有關設計與測試的詳情，請參閱我們的特刊——Innovators 2008，特別要關注其中對Synopsys公司實施部高級副總裁兼總經理Antun Domic的采訪，以及對National Instruments的技術與商業伙伴Mike Santori的采訪。

    聯系方式： rnelson@reedbusiness.com.

　　參考文獻

　　1. Nelson, Rick, “External instruments here to stay,” EDN, March 20, 2008, pg 12

　　2. Wilson, Ron, “As SOCs grow, test-and-measurement instruments move on-chip,” EDN, Feb 21, 2008, pg 31.