<b id="nqvhe"><source id="nqvhe"><menu id="nqvhe"></menu></source></b>

    1. <source id="nqvhe"></source><xmp id="nqvhe"></xmp>
      1. <b id="nqvhe"></b>
        <u id="nqvhe"></u>
      2. <b id="nqvhe"><address id="nqvhe"><ol id="nqvhe"></ol></address></b>
      3. <source id="nqvhe"></source>
        <xmp id="nqvhe"><video id="nqvhe"></video></xmp>
          <b id="nqvhe"></b>
          <u id="nqvhe"></u>
        1. 1
          關注中國自動化產業發展的先行者!
          2024中國自動化產業年會
          2023
          2023年工業安全大會
          OICT公益講堂
          當前位置:首頁 >> 產品 >> 產品詳情

          產品頻道

          具 PLL 的 5 輸出超低抖動時鐘分配器 提供獨特的多芯片輸出同步方法
          • 企業:凌力爾特公司     領域:自動化軟件     行業:機床    
          • 點擊數:5114     發布時間:2015-01-23 09:19:00
          • 分享到:

              加利福尼亞州米爾皮塔斯 (MILPITAS, CA) – 2015 年 1 月 21 日 – 凌力爾特公司 (Linear Technology Corporation) 推出低相位噪聲整數 N 合成器內核 LTC6950,該產品具超低抖動時鐘分配輸出電路。LTC6950 非常適用于產生和分配具高信噪比 (SNR) 時鐘數據轉換器必不可少的低抖動信號。當數字化或合成高模擬頻率時,保持數據轉換器時鐘低抖動是實現出色 SNR 水平的基礎。例如,新式電子系統需要用 ADC 直接數字化 RF 和高 IF 信號。憑借 18fsRMS 抖動 (在 12kHz 至 20MHz 帶寬上),LTC6950 保證這類系統可提供最佳性能。

              LTC6950 采用了凌力爾特專有的 EZSyncTM 輸出同步方法,該方法可簡單、有效地邊沿同步來自一個芯片或多個芯片的多個輸出。EZSync 同步通過以寬松的定時要求確定一個公共 CMOS 輸入來對準上升沿。另外,EZSync 同步還可用于在那些啟用了該功能的器件之時鐘分頻器輸出之間產生可重復和確定的相位關系。

              LTC6950 內部的鎖相環 (PLL) 因其具有一個 –226dBc/Hz 歸一化帶內相位噪聲層 (或品質因數) 和異常低的 –274dBc/Hz 歸一化 1/f 相位噪聲 (其在通過時鐘分頻部分時保持完好無損) 而大放異彩。這些規格指標確保設計師能夠充分利用被 LTC6950 鎖定的外部振蕩器之良好相位噪聲表現,并提供此類器件中最佳的抖動性能。

              為了簡化 LTC6950 的設計過程,凌力爾特免費提供了 ClockWizardTM仿真及設計工具。使用 ClockWizard GUI 時,點擊一下按鈕,就可找到環路濾波器組件值,該工具還可準確地預測單個輸出的相位噪聲和抖動,從而幫助設計師在設計和調試階段做出正確選擇。ClockWizard 仿真及設計工具可在以下網址下載:www.linear.com/ClockWizard。

              LTC6950 規定在 –40°C 至 105°C 的整個工作結溫范圍內工作,采用 5mm x 9mm 48 引線塑料 QFN 封裝。LTC6950 的千片批購價為每片 9.95 美元,已開始現貨供應。樣品和演示電路板申請可通過聯系凌力爾特當地辦事處查詢詳情:www.linear.com.cn/product/LTC6950。

          1.4GHz 干凈的時鐘解決方案



              性能概要:LTC6950
              •低相位噪聲及抖動
              •附加抖動:18fsRMS (12kHz 至 20MHz)
              •附加抖動:85fsRMS (10Hz 至奈奎斯特頻率)
              •EZSyncTM 多芯片時鐘邊沿同步
              •具時鐘指示信號的完整 PLL 內核
              •–226dBc/Hz 歸一化帶內噪聲層
              •–274dBc/Hz 歸一化 1/f 相位噪聲
              •1.4GHz最高 VCO 輸入頻率
              •4 個獨立和低噪聲 1.4GHz LVPECL 輸出
              •一個 LVDS/CMOS 可配置輸出
              •5 個可獨立地編程的分壓器 (涵蓋從 1 至 63 的所有整數)
              •5 種可獨立地編程的 VCO 時鐘周期延遲 (涵蓋從 0 到 63 的所有整數)
              •–40°C 至 105°C 工作結溫范圍

              本文給出的美國報價僅供預算之用。各地報價可能因當地關稅、各種稅款、費用以及匯率不同而有所分別。



           

          熱點新聞

          推薦產品

          x
          • 在線反饋
          1.我有以下需求:



          2.詳細的需求:
          姓名:
          單位:
          電話:
          郵件:

            <b id="nqvhe"><source id="nqvhe"><menu id="nqvhe"></menu></source></b>

            1. <source id="nqvhe"></source><xmp id="nqvhe"></xmp>
              1. <b id="nqvhe"></b>
                <u id="nqvhe"></u>
              2. <b id="nqvhe"><address id="nqvhe"><ol id="nqvhe"></ol></address></b>
              3. <source id="nqvhe"></source>
                <xmp id="nqvhe"><video id="nqvhe"></video></xmp>
                  <b id="nqvhe"></b>
                  <u id="nqvhe"></u>
                1. 国产精品高清视亚洲精品